實時采樣技術是普通電子測量儀器中常用的信號采集手段，其對信號數(shù)據(jù)獲取的能力受到儀器中A/D模塊的zui高采樣率的限制。為了彌補這個限制，我們采用隨機采樣技術，這樣對于器件的選用有很大的余地，可大幅度降低制造成本。

隨機采樣的原理

    根據(jù)Nyquist采樣定理，當信號的頻率遠遠大于A/D的采樣頻率時，信號波形是無法重新構建的。所以對高速的信號可以采用隨機采樣。隨機采樣是通過測量每次A/D采樣序列的起點和固定基準點(信號觸發(fā)點)的時間差Δt，由于Δt具有隨機性，所以通過對信號的n次采樣，如果n足夠大，通過隨機采樣序列的疊加就可以將信號波形恢復出來。其原理如圖1所示。

數(shù)字熒光示波器中隨機采樣技術的設計與實現(xiàn)

    由于每輪采樣時，Δt是一個隨機值，如果將取樣周期T等分為M段，每段分別對應0～M-1間的一個值。經(jīng)過若干輪采樣后，就可以取遍一個采樣周期T內所有的M值。在周期性輸入信號的前提下，就可以用多輪采樣數(shù)據(jù)序列重建出原信號波形。在圖1中，M=4，需要進行四輪采樣。

隨機采樣系統(tǒng)的總體設計方案

系統(tǒng)電路設計方案

    圖2為隨機采樣系統(tǒng)電路框圖。被測信號經(jīng)模擬通道進行衰減、放大后，由快速模數(shù)轉換器(FADC)進行采樣和量化，將采樣后的數(shù)據(jù)送至FPGA并緩存在FIFO中。同時被測信號經(jīng)觸發(fā)電路后產(chǎn)生觸發(fā)信號，經(jīng)隨機采樣時間測量電路產(chǎn)生觸發(fā)點與其后*個采樣脈沖之間的時間差Δt。慢速模數(shù)轉換器SADC把Δt變?yōu)閿?shù)字量，送至FPGA。

    FPGA是系統(tǒng)的控制核心，通過SPI串行總線接收ARM發(fā)送的各種控制命令，對系統(tǒng)工作實行控制，并完成波形數(shù)據(jù)的數(shù)字熒光處理。

    隨機采樣時，F(xiàn)PGA內部的控制模塊根據(jù)ARM發(fā)來的控制命令對外部隨機采樣時間測量電路的工作進行控制，波形重建模塊根據(jù)讀取的值計算出對應的0～M-1間某個組數(shù)值I，并根據(jù)I值進行各組采樣數(shù)據(jù)的排序，計算出對應的RAM存儲地址，并將FIFO中緩存的各組采樣數(shù)據(jù)按相應的地址存入RAM中。
當組數(shù)值I遍布0～M-1間所有值時，則一個完整的波形已經(jīng)被重建好，波形重建模塊將RAM中組好的數(shù)據(jù)送至數(shù)字熒光處理模塊轉換為顯示波形的圖像數(shù)據(jù)，數(shù)字熒光處理模塊會定時將波形圖像數(shù)據(jù)送至ARM顯示。

    整個隨機采樣時間測量電路的關鍵是對Δt的測量和波形數(shù)據(jù)的重組。